O desempenho de uma placa de PCB depende em 70% do seu desenho de layout. O mesmo esquema pode levar a uma operação normal ou falhas frequentes com layouts e roteamentos diferentes,mesmo que tenha um impacto direto na estabilidadeSe você é um novato no projeto de PCB ou um engenheiro experiente à procura de soluções de otimização,Dominar os seguintes pontos-chave pode poupar-lhe 90% dos problemas no seu processo de concepção.

I. Preparação prévia do projeto: 3 passos para estabelecer uma base sólida e evitar reformulações

1. Definir restrições de projeto: confirmar as dimensões físicas da placa de PCB, número de camadas (seleção de placa de uma/duas/múltiplas camadas), requisitos de impedância (por exemplo, sinal de alta velocidade de 50Ω,90Ω sinal diferencial), limites de queda de tensão do carril de potência, normas EMC (CE/FCC, etc.) e parâmetros do processo de fabrico (largura mínima do traço, espaçamento do traço, através do tamanho) com antecedência.Escrever estas restrições nas Regras de Projeto (DRC) para evitar violações desde o início.

2Revisão e otimização esquemática

Antes do traçado, é essencial uma segunda revisão esquemática: verificar a racionalidade dos caminhos de potência, terra e sinal, evitando interseções desnecessárias; agrupar módulos funcionais (como módulos de potência,Interfaces de alta velocidade, e circuitos analógicos) para fornecer uma base lógica para o planejamento subsequente do layout; rotular sinais-chave (como relógio e pares de diferenciais) para controle focado durante o layout.

3Selecção dos componentes e confirmação do pacote
Priorizar componentes com embalagens padronizadas e um passo de alfinete razoável (evitar embalagens de passo fino abaixo de 0,4 mm, que aumentam a dificuldade de solda);confirmar a precisão da biblioteca de pacotes (definições de pines), locais de serigrafia, tamanhos de almofadas), especialmente para componentes de precisão como BGA e QFP, uma vez que a embalagem incorreta pode levar diretamente a falhas de projeto.

II. Projeto de layout: siga os três princípios de "zonação, proximidade e dissipação de calor"

1. Disponibilização de zonas funcionais

Dividir o layout em sub-regiões de acordo com o tipo e função do sinal: área analógica (ADC/DAC, sensores), área digital (MCU, FPGA), área de potência (chips de potência, indutores, capacitores),Área de interface (USB)Reserva de bandas de isolamento (recomendado ≥ 3 mm) entre cada área para evitar que os sinais digitais interfiram com os sinais analógicos.

2. Priorizar a disposição dos componentes críticos: colocar os chips de alimentação (LDO, DC-DC) perto da carga para reduzir o comprimento do caminho de alimentação;Coloque os inductores e condensadores perto dos pinos do chip de alimentação para formar um circuito de filtragem completo (evite layouts de "fio voador").

Colocar fontes de sinal de alta velocidade (tais como osciladores de cristal e chips de relógio) perto do receptor para encurtar o caminho de transmissão e reduzir o acoplamento de interferência;Aquecer o invólucro do oscilador de cristal e deixar uma área livre de cobre de ≥ 5 mm à sua volta..

Manter os componentes geradores de calor (tais como transistores de potência e condutores LED) longe dos componentes sensíveis (tais como MCUs e sensores) e proporcionar espaço suficiente para a dissipação de calor;Projetar, se necessário, dissipadores de calor revestidos de cobre.

3Verificar a racionalidade do arranjo: assegurar que os pinos dos componentes não sejam obstruídos e que as marcas da tela de seda sejam claramente legíveis; assegurar que o espaçamento entre os componentes através dos furos seja ≥ 2.5 mm e o espaçamento entre os componentes montados na superfície é ≥0.5 mm; colocar os conectores e componentes de interface perto da borda do PCB para facilitar a inserção, remoção e encaminhamento.

III. Projeto de cablagem: "curto, reto e liso" como núcleo, considerando a impedância e a CEM.

1Regras básicas de cablagem: priorizar o encaminhamento de sinais críticos (relógio, pares diferenciais, sinais de dados de alta velocidade), em seguida, sinais gerais;As linhas de energia e de terra têm prioridade sobre as linhas de sinal para garantir um fornecimento de energia estável.

Manter o cabo o mais curto e reto possível, evitando curvas e vias desnecessárias; se for necessário, utilizar ângulos de 45° ou bordas arredondadas,evitando ângulos retos de 90° (para reduzir a reflexão do sinal e a radiação EMC).

Compatibilidade de largura de faixa: selecionar a largura de rastreamento de acordo com a corrente (por exemplo, 1 A de corrente corresponde a 1 mm de largura de rastreamento, 0,5 A corresponde a 0,5 mm, recomenda-se que a largura de rastreamento do sinal seja de 0,2 a 0,3 mm);A largura e o espaçamento do sinal diferencial devem respeitar rigorosamente os requisitos de impedância (ePor exemplo, os pares de diferenciais USB 3.0 exigem uma largura de traço de 0,2 mm e um espaçamento de 0,4 mm).

2Pontos-chave para o encaminhamento de sinais de alta velocidade
Os sinais diferenciais (como HDMI, PCIe e Ethernet) devem ser de igual comprimento, paralelos e fortemente acoplados, com uma diferença de comprimento controlada dentro de 5 mm. Evite ramificação ou uso de vias.

Os sinais de relógio devem usar uma topologia de estrela ou daisy-chain para evitar a conexão paralela direta de múltiplas cargas.

Os sinais de alta velocidade devem evitar atravessar áreas divididas (como planos de potência e de terra), caso contrário, isso perturbará o plano de referência e causará problemas de integridade do sinal.

3. Orientações para evitar armadilhas de roteamento
As linhas de sinalização não podem atravessar as divisões do plano de potência ou do plano de terra. Se a travessia for inevitável, deve ser adicionada uma via no ponto de travessia para se ligar ao plano de referência.

Evitar o encaminhamento paralelo longo de linhas de sinal em camadas diferentes (para reduzir a interligação entre camadas).

Os sinais críticos idealmente não devem ter mais de 2 vias (as vias introduzem indutividade e capacitância parasitária, afetando a integridade do sinal).

IV. Projeto de aterragem: aplicação flexível da "aterragem de ponto único" e da "aterragem de vários pontos"

4. Princípios de aterragem O núcleo da aterragem é "reduzir a área do circuito de aterragem" e evitar interferências causadas por diferenças de potencial de terra.A ligação de terra analógica e a ligação de terra digital devem ser conectadas separadamente e, em última análise, num único ponto da fonte de alimentação (eÉ proibida a mistura direta de grãos analógicos e digitais.

1. Diferentes Tipos de Projeto de Aterramento

Signal Ground: Use "star grounding", conectando todos os campos de sinal a um ponto de aterragem comum para reduzir a interação entre os sinais.

Power Ground: Use "grounding multi-point"," ligando os terminais de aterragem dos chips de potência e condensadores de filtro ao plano de aterragem mais próximo para encurtar o caminho de aterragem e reduzir a impedância de aterragem.

Terra de proteção: a terra dos invólucros metálicos e das coberturas de proteção deve ser fiável, com uma resistência de terra ≤ 1Ω,evitar a formação de "terra flutuante" (o solo flutuante é propenso à acumulação de eletricidade estática), levando a falhas EMC).

2Técnicas de conceção do plano de terra
Recomenda-se que as placas multicamadas usem uma estrutura de empilhamento "plano de potência + plano de solo" (por exemplo, Top - Power - GND - Bottom).O plano do solo deve ser totalmente revestido de cobre para formar um plano de referência de baixa impedânciaAs placas de uma ou duas camadas devem maximizar a área de moagem de cobre, utilizando uma "rede de moagem" ou um "plano de moagem de grande área"," e ligando as camadas superior e inferior do solo através de vias para melhorar a eficácia do aterramento.

V. Projeto da fonte de alimentação: filtragem, desacoplamento e regulação da tensão são todos essenciais

1Filtragem e desacoplamento da fonte de alimentação
Um condensador cerâmico de 0,1 μF (condensador de desacoplamento) deve ser colocado ao lado do pin de alimentação de cada dispositivo ativo (MCU, chip), próximo do pin e do plano de terra,para resolver problemas de abastecimento instantâneosUm condensador eletrolítico de 10μF + condensador cerâmico de 0,1μF deve ser colocado na entrada de energia para filtrar o ruído de baixa e alta frequência.

Os condensadores eletrolíticos e os condensadores cerâmicos devem ser colocados nos terminais de entrada e saída da fonte de alimentação CC-DC, respectivamente.Os terminais do inductor devem ser mantidos longe de sinais sensíveis para evitar interferências de acoplamento magnético.

2Roteamento do Power Rail
Os trilhos de potência de alta corrente (como a bateria e os motores) devem utilizar traços largos ou revestimento de cobre para reduzir a queda de tensão e a geração de calor;As faixas de isolamento devem ser reservadas entre múltiplos trilhos de potência para evitar curto-circuitosA segmentação da potência deve adoptar um desenho de "ilha" com linhas de divisão claras, e não deve ser permitido que as linhas de sinal as atravessem.

VI. Optimização EMC: Redução da interferência electromagnética da fonte de configuração

1. Projeto de blindagem
Os circuitos sensíveis (como os receptores de RF e o processamento analógico de sinais) devem utilizar coberturas de blindagem metálicas com boa ligação à terra;As linhas de sinalização de alta velocidade e de energia devem manter uma distância suficiente (≥ 10 mm) entre si e as linhas sensíveis., ou ser isolado com cobre moído.

2Filtragem e otimização de aterramento
Os circuitos de interface (USB, Ethernet, interfaces de alimentação) devem utilizar inductores de modo comum em série e diodos TVS paralelos para suprimir interferências de modo comum;todas as linhas de sinal de interfaces externas devem ser filtradas antes de serem conduzidas para fora do PCB.

3Redução das fontes de radiação
Evite cabos longos paralelos, linhas de transmissão subminadas e grandes áreas de cobre suspenso.Mantenha os sinais do relógio e os sinais de alta velocidade o mais curtos possível e rodeie-os com planos de terra para formar uma estrutura de "linha de microstrip", reduzindo a radiação electromagnética.

VII. Inspecção pós-projeto: 3 passos-chave para assegurar a fabricabilidade e a ausência de perigos ocultos

1Verificação da regra da RDC
Após a conclusão do traçado, deve ser efectuada uma verificação da DRC, tendo em conta se a largura do traço, o espaçamento do traço, através do tamanho, do espaçamento dos componentes, a correspondência de impedância, etc.,cumprir as regras de projeto para garantir que não haja violações.

2Integridade do sinal e simulação EMC
Para PCBs de alta velocidade (por exemplo, sinais ≥100 MHz), recomenda-se a simulação da integridade do sinal (SI) para verificar a presença de reflexos, intermitência, problemas de sincronização, etc. Produtos complexos requerem simulação EMC (por exemplo,emissões radiadas, descarga electrostática) para identificar e resolver precocemente os problemas de interferência.

3Verificação da fabricabilidade (DFM)
Dimensão do visor: vias de perfuração ≥ 0,8 mm, vias de montagem na superfície ≥ 0,3 mm, evitando vias excessivamente pequenas que causem dificuldades de perfuração.

Máscara de solda e serigrafia: as aberturas da máscara de solda devem cobrir as almofadas para evitar a exposição de cobre; a serigrafia não deve obscurecer as almofadas ou vias e os caracteres devem ser claramente legíveis.

Projeto do painel: se for necessária a panelização, reservar cavilhas de corte em V ou furos de carimbo e deixar uma borda de processo de ≥ 3 mm nas bordas do painel para facilitar a produção SMT.